|
|
|
Esta é a página da
disciplina Elementos de Lógica Digital oferecida pelo
Departamento de
Informática da Universidade Federal do Espírito Santo
(UFES) para o curso de
Engenharia de
Computação e Ciência da Computação no
segundo semestre de 2008.
Professora:
Patrícia Dockhorn Costa (pdcosta "arroba"
inf "ponto" ufes "ponto" br)
Página
web: http://www.inf.ufes.br/~pdcosta/ensino/2008-2-elementos-de-logica-digital
Carga
horária semestral total: 60 horas
Horário: terças e quintas: 13:00 - 15:00
Local:
Comunicados:
- 11/12/2008 - Resultados Finais (pdf). Revisão de prova
final: sala da professora na sexta (12/12/2008) de 10:00 as 12:00 hrs.
- 27/11/2008 - Resultados Parciais (pdf)
- 23/11/2008 - Resultado da segunda prova e
entrega do relatório do segundo trabalho: terça (25/11)
durante a aula.
- 19/11/2008 - Dicas
segundo trabalho:
- Na
ferramenta MMLogic, o componente JK está mudando de estado na
subida do clock e não na descida, como vimos em sala de aula.
Para resolver, basta colocar as entradas dos clocks conectados à
Q negado ao invés de Q. A propriedade "Edge triggered" deve
estar selecionada para o JK funcionar como mestre-escravo.
- Para mudar a velocidade da
simulação, selecione menu "Simulate", "Setup", "Specify"
(ex. 1Hz, i.e., um ciclo por segundo).
- 06/11/2008 - Atenção!
Data da segunda prova modificada para 20/11/2008. Entrega segundo
trabalho adiada para 25/11/2008
- 30/11/2008 - Enunciado segundo trabalho (pdf)
- 22/10/2008 - Ferramenta para
simulação de circuitos lógicos: MultiMediaLogic (MMLogic)
- 15/09/2008 - A data da primeira prova foi
adiantada para o dia 02/10/2008.
- 15/09/2008 - Enunciado
primeiro trabalho (pdf)
- 27/08/2008 - Exercícios dos
capítulos 1 e 2 estão online! (pdf)
- 05/08/2008 - web site online
|
|
|
|
|
Objetivos
Gerais:
Introduzir noções básicas de eletrônica
digital.
Metodologia:
Aulas expositivas, listas de exercícios e trabalhos.
Critério de
Avaliação:
Duas provas parciais e dois trabalhos. A média parcial é
calculada por: MP = 0,7*P + 0,3*T
onde: P é a média aritmética das provas parciais e
T é a média aritmética das notas dos trabalhos.
A média final será:
MF = MP, se
MP ≥ 7,0.
MF = (PF + MP)/2, se MP < 7,0. (PF
é a nota da prova final)
Se MF ≥ 5,0 -> Aprovado.
Se MF < 5,0 -> Reprovado.
Programa
da Disciplina:
- Sistemas de numeração
- Funções Lógicas e
Portas Lógicas
- Simplificação de
expressões lógicas (mapa de Karnaugh)
- Circuitos combinacionais e sequenciais
- Algebra de Boole
- Simplificação de circuitos
logicos
- Circuitos aritmeticos (somadores, subtratores)
- Flip-flops
- Contadores
- Multiplexadores e demultiplexadores
Calendário
de Aulas:
| Agosto 2008 |
 |
Setembro 2008 |
|
Outubro 2008 |
Seg
|
Ter |
Qua |
Qui |
Sex |
Sáb |
Dom |
|
|
|
|
1
|
2
|
3
|
4
|
5
|
6
|
7
|
8
|
9
|
10
|
11
|
12 |
13 |
14 |
15 |
16 |
17 |
18
|
19
|
20
|
21 |
22 |
23 |
24 |
25
|
26 |
27 |
28 |
29 |
30
|
31
|
|
|
| Seg |
Ter |
Qua |
Qui |
Sex |
Sáb |
Dom |
| 1 |
2
|
3
|
4
|
5
|
6
|
7
|
8
|
9
|
10
|
11
|
12
|
13
|
14
|
15
|
16
|
17
|
18
|
19
|
20
|
21
|
22
|
23
|
24
|
25
|
26
|
27
|
28
|
29
|
30
|
|
|
|
|
|
|
|
| Seg |
Ter |
Qua |
Qui |
Sex |
Sáb |
Dom |
|
|
1
|
2
|
3
|
4
|
5
|
6
|
7
|
8
|
9
|
10
|
11
|
12
|
13
|
14
|
15
|
16
|
17
|
18
|
19
|
20
|
21
|
22
|
23
|
24
|
25
|
26
|
27
|
28
|
29
|
30
|
31
|
|
|
|
|
| Novembro 2008 |
|
Dezembro 2008 |
|
| Seg |
Ter |
Qua |
Qui |
Sex |
Sáb |
Dom |
|
|
|
|
|
1
|
2
|
3
|
4
|
5
|
6
|
7
|
8
|
9
|
10
|
11
|
12
|
13
|
14
|
15
|
16
|
17
|
18
|
19
|
20
|
21
|
22
|
23
|
24
|
25
|
26
|
27
|
28
|
29
|
30
|
|
|
| Seg |
Ter |
Qua |
Qui |
Sex |
Sáb |
Dom |
1
|
2
|
3
|
4
|
5
|
6
|
7
|
8
|
9
|
10
|
11
|
12
|
13
|
14
|
15
|
16
|
17
|
18
|
19
|
20
|
21
|
22
|
23
|
24
|
25
|
26
|
27
|
28
|
29
|
30
|
31
|
|
|
|
|
|
| Aulas |
| 12/08/2008 |
1
|
Primeira
Aula - Introdução (slides)
|
14/08/2008
|
2
|
Sistemas de
Numeração (slides)
|
19/08/2008
|
3
|
Aritmética
Binária, Funções e Portas Lógicas
|
21/08/2008
|
4
|
Funções
e Portas Lógicas
|
26/08/2008
|
5
|
Funções
e Portas Lógicas
|
28/08/2008
|
6
|
Exercícios
capítulos 1 e 2 (pdf)
|
02/09/2008
|
7
|
Álgebra
de Boole
|
04/09/2008
|
8
|
Simplificação
de Expressões Booleanas
|
09/09/2008
|
9
|
Diagramas
de Veitch-Karnaugh
|
11/09/2008
|
10
|
Exercícios
capítulo 3
Enunciado primeiro trabalho (pdf)
|
16/09/2008
|
11
|
Circuitos
Combinacionais - parte 1
|
18/09/2008
|
12
|
Aula
de exercícios (circuitos comb.)
|
23/09/2008
|
13
|
Códigos,
Codificadores e Decodificadores
|
25/09/2008
|
14
|
Decodificador
de 7 segmentos e exercícios
|
30/09/2008
|
15
|
Simulado
|
02/10/2008
|
16
|
prova parcial |
07/10/2008
|
17
|
Circuitos
Aritméticos (parte 1)
|
08/10/2008
|
18
|
Circuitos
Aritméticos (parte 2) e exercícios
|
14/10/2008
|
19
|
Circuitos
Sequenciais
|
16/10/2008
|
20
|
Flip-flops
|
21/10/2008
|
21
|
Registradores
|
23/10/2008
|
22
|
Contadores
assíncronos
Enunciado segundo trabalho
(pdf)
|
04/11/2008
|
23
|
Contadores
síncronos
|
06/11/2008
|
24
|
Exercícios
contadores
|
11/11/2008
|
25
|
Multiplexadores
e Demultiplexadores
|
13/11/2008
|
26
|
Memórias
ROM e RAM
|
18/11/2008
|
27
|
Aula de exercícios e dúvidas
|
20/11/2008
|
28
|
prova parcial |
25/11/2008
|
29
|
Entrega segundo trabalho e resultado
segunda prova
|
27/11/2008
|
30
|
|
09/12/2008
|
31
|
prova final
|
|
|
|
| Feriados |
7 de Setembro
|
Independência
|
8 de Setembro
|
Dia
de Vitória
|
15 de Novembro
|
Proclamação
da República
|
|
|
|
Resultados
de avaliação:
- Resultados Finais (pdf)
- Resultados Parciais (pdf)
Material bibliográfico:
IDOETA, I.V.;CAPUANO, F.G. Elementos de
Eletrônica Digital, 27 ed. São Paulo: Ática, 1998.
TOCCI, Ronald J. Sistemas Digitais. 5
Edição. Rio de Janeiro: Prentice Hall do Brasil, 1994.
TANENBAUM, Andrew S. Organização
Estruturada de Computadores. 3a Edição. Rio de Janeiro:
Livros Técnicos e Científicos, 1990.
STOKHEIN, Roger L. Princípios
Digitais, 3a ed. São Paulo: Makron Books, 1996.
|
|
|
Ensino